PERCOBAAN 1 KONDISI 23

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja  

5. Download  

1. Kondisi[Kembali]

Modul 2 Percobaan 1 Kondisi 23

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=1, B5=tidak dihubungkan, B6=tidak dihubungkan

2. Gambar Rangkaian Simulasi[Kembali]

Gambar rangkaian sebelum disimulasikan

Rangkaian disimulasikan

3. Video Simulasi[Kembali]

Video Penjelasan Rangkaian

4. Prinsip Kerja[Kembali]

    Prinsip Kerja D Flip-Flop:

Pada D Flip-Flop, prinsip dasarnya adalah bahwa output Q mengikuti input D. Ketika ada perubahan sinyal clock dari 0 ke 1 (rising edge), nilai pada input D akan diteruskan ke output Q. Dalam rangkaian ini, H3 mengatur nilai D menjadi 1, sehingga setiap kali sinyal clock naik, output Q pada H4 akan berubah menjadi 1 juga. Jika clock tidak aktif, nilai output tidak berubah, artinya output hanya mengikuti input ketika ada perubahan pada clock.

• Pada D Flip-Flop, data pada input D akan ditransfer ke output Q pada transisi tepi naik (rising edge) dari sinyal clock.
• Jika D = 1, maka output Q akan menjadi 1 setelah clock naik.
• Jika D = 0, maka Q akan menjadi 0.
• Pada rangkaian ini:
• H3 mengatur input D ke 1.
• H4 adalah output Q yang menunjukkan status dari D Flip-Flop.
• Clock-nya diambil dari input clock global (melalui B3), jadi output Q akan mengikuti input D hanya ketika clock naik.

    Prinsip Kerja J-K Flip-Flop:

Untuk J-K Flip-Flop, prinsip kerjanya lebih fleksibel dibandingkan dengan D Flip-Flop. J-K Flip-Flop memiliki dua input, J dan K, yang menentukan perubahan output. Pada kondisi J = 1 dan K = 0, output Q akan diset ke 1 saat clock naik. Dalam rangkaian ini, H7 mengatur J menjadi 1 dan H6 mengatur K menjadi 0, sehingga ketika sinyal clock naik, output Q menjadi 1, dan Q' otomatis menjadi 0. Namun, jika J dan K memiliki nilai 1 bersamaan, flip-flop akan beralih kondisi (toggle), yaitu Q akan berubah dari nilai sebelumnya ke nilai yang berlawanan setiap kali clock naik.

• Pada J-K Flip-Flop, kondisi output tergantung pada nilai dari J dan K:
  • J = 0, K = 0: Tidak ada perubahan (Q tetap sama).
  • J = 0, K = 1: Q akan menjadi 0 (Reset).
  • J = 1, K = 0: Q akan menjadi 1 (Set).
  • J = 1, K = 1: Q akan beralih (toggle) dari kondisi sebelumnya.
• Pada rangkaian ini:
  • H7 mengatur input J ke 1, artinya sinyal J aktif.
  • H6 mengatur input K ke 0, sehingga output Q akan diset ke 1 saat ada sinyal clock.
  • Clock-nya diambil dari B3 yang mengatur input clock global.

5. Download[Kembali]

Download HTML [disini]

Download Simulasi Rangkaian [disini]

Download Video [disini]

Download datasheet 74LS112 [disini]

Download datasheet 7474 [disini]