1. Tujuan [kembali]
- memahami dan mengetahui rangkaian jfet fixed bias configuration
- memahami mengetahui rangkaian jfet voltage divider configuration
- memahami mengetahui rangkaian cascade jfet configuration
2. Komponen [kembali]
Sumber AC yaitu sumber tegangan bolak-balik
3. Dasar Teori [kembali]
jfet fixed bias configuration
Konfigurasi Fixed-Bias JFET Konfigurasi JFET pertama yang akan dianalisis di ac domain akan menjadi konfigurasi fixed-bias dari Gambar. 8.61 , menggunakan JFET dengan VP 4 Vdan I DSS 10 mA. Resistor 10-M ditambahkan untuk bertindak sebagai jalur ke ground untuk kapasitor tetapi pada dasarnya merupakan sirkuit terbuka untuk analisis ac. J2N3819 n-saluran
JFET dari perpustakaan EVAL digunakan, dan tegangan ac ditentukan pada empat titik berbeda untuk perbandingan dan ulasan.
Konstanta Beta ditentukan oleh
SOLUSI BIAS SINYAL mengungkapkan bahwa tegangan pada kedua ujung R G adalah 1,5 V, menghasilkan V GS 1,5 V. Level tegangan pada bagian ini dapat dikaitkan dengan aslinya jaringan hanya dengan mencatat daftar node yang ditugaskan di DESKRIPSI SIRKUIT. Itu tegangan dari drain ke sumber (ground) adalah 12 V, meninggalkan penurunan 8 V di R D . AC Daftar ANALISIS mengungkapkan bahwa tegangan pada sumber (N01707) adalah 10 mV sebagaimana diatur, tetapi tegangan di ujung lain kapasitor adalah 3 m V lebih kecil karena impedansi kapasitorpada 10 kHz—tentu saja penurunan yang harus diabaikan. Pilihan 0,02 m F untuk frekuensi ini adalah jelas bagus. Tegangan sebelum dan sesudah kapasitor pada sisi keluaran adalah persis sama (ke tiga tempat), mengungkapkan bahwa semakin besar kapasitor, semakin dekat jaraknya karakteristik hubung singkat. Output dari 6.275E-2 62.75 mV mencerminkan keuntungan sebesar 6.275
jfet voltage divider configuration
Konfigurasi Pembagi Tegangan JFET Jaringan selanjutnya yang akan dianalisis dalam domain ac adalah konfigurasi bias pembagi tegangan pada Gambar di bwh. Perhatikan bahwa parameter yang dipilih adalah berbeda dari yang digunakan dalam contoh sebelumnya, dengan V i pada 24 mV dan frekuensi5 kHz. Selain itu, level dc ditampilkan, dan sebidang tegangan output dan input ditampilkan pada layar yang sama.
cascade jfet configuration
Cascaded JFET Amplifier Penguat JFET dua tahap yang ekstensif dari Gambar 8.65 dapat dibuat menggunakan prosedur yang sama yang dijelaskan dalam contoh sebelumnya menggunakan PSpice. Untuk kedua JFET, Beta ditetapkan pada 0,625 mA>V 2 dan Vto pada -4 V seperti yang ditunjukkan pada Gambar 8.66. Itu frekuensi yang diterapkan adalah 10 kHz untuk memastikan bahwa kapasitor mengambil pendekatan hubung singkat. Output ac pada output setiap tahap diminta. Setelah simulasi, file keluaran dari Gambar 8.67 menghasilkan, menunjukkan bahwa gain adalah 63.23 mV>10 mV 6,3 setelah tahap pertama dan 322,6 mV>10 mV 32,3 setelah kedua tahap. Keuntungan untuk tahap kedua adalah 322,6 mV>63,23 mV 5.1. Keuntungan dan tegangan output sangat mendekati hasil yang diperoleh pada Contoh 8.1. Pada Gambar 8.67 opsi V dipilih untuk mendapatkan level dc jaringan. Secara khusus, perhatikan seberapa dekat tegangan gerbang ke 0 V, memastikan bahwa tegangan bias gerbang-ke-sumber pada dasarnya sama dengan yang melintasi resistor sumber. Bahkan, karena isolasi yang ditawarkan oleh kapasitor C2, tingkat bias dari setiap konfigurasi persis sama.
Analysis of a JFET self-bias
4. Example, Problem Soal[kembali]
5. Gambar Rangkaian [kembali]
GAMBAR RANGKAIAN 8.68: ( Analysis of a JFET self-bias network proteus)
.png)
pada Gambar 8.68 Ketika beban seperti R L ditambahkan ke jaringan, itu akan muncul secara paralel dengan RD jaringan, mengubah persamaan gain ke -gm RD RL, gm adalah 2 mS, menghasilkan penguatan V o >V i dari ( 2 mS) (2,2 k 4,7 k ) = -2.997. kemudian memberikan nilai efektif dari tegangan pada titik-titik tersebut. Karena kita menggunakan sumber listrik, pembacaan meteran XMM1 adalah sangat dekat dengan sumber yang diterapkan. Perbedaannya semata-mata disebabkan oleh penurunan voltase ac di Rsig dan CG. Besarnya penguatan ac ( V o >V i ) dari konfigurasi tersebut adalah 2,042 mV>0,699 mV 2,921, yang sangat dekat dengan solusi perhitungan tangan.
6. Download File [kembali]
Download Rangkaian [disini]
Download Gambar Rangkaian [disini]
Tidak ada komentar:
Posting Komentar