1.Kondisi[kembali]
2. Rangkaian Simulasi[kembali]
3. Video Simulasi[kembali]
4. Prinsip Kerja[kembali]
Pada rangkaian ini, digunakan 4 JK flip-flop berbentuk IC 74LS112. Output dari masing-masing flip-flop dihubungkan ke Logic Probe dan diparalelkan dengan IC 74LS447. Clock pada flip-flop ini bekerja dalam keadaan aktif rendah. Ketika input JK terhubung langsung ke sumber daya, JK secara otomatis akan menerima input 1 dan mengalami kondisi toggle. Dengan input 1, output Q menjadi 0, yang selanjutnya menjadi input clock untuk JK2. Karena output Q1 tidak mengalami perubahan, JK2 tidak aktif secara otomatis dan outputnya akan sama dengan inputnya. Begitu pula, JK3 dan JK4 tetap tidak aktif.
Pada kondisi berikutnya, ketika clock dasar mengalami fall time, JK1 menjadi aktif dan memicu kondisi toggle pada JK. Output Q1 berubah menjadi 1, yang kemudian menjadi input clock untuk JK2. Karena JK bekerja dalam mode aktif rendah, input 1 membuat JK2 tidak aktif, sehingga outputnya sama dengan inputnya. Proses ini akan terus berlanjut hingga batas yang tidak ditentukan.
Tidak ada komentar:
Posting Komentar