LA1




1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]
  1. Panel DL 2203C  
  2. Panel DL 2203D  
  3. Panel DL 2203S 
  4. Jumper
3. Rangkaian Simulasi [Kembali]

Rangkaian Proteus:



Rangkaian Modul De Lorenzo:


4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian ini terdiri dari 4 D flip-flop yang terhubung ke LogicProbe untuk mendeteksi keberadaan arus dalam rangkaian. Seperti yang diketahui, D flip-flop bekerja berdasarkan sinyal clock. Ketika clock berada pada logika 1 dan input D juga berada pada logika 1, maka flip-flop langsung menghasilkan output, yang ditampilkan melalui LogicProbe. Pada flip-flop kedua, output bergantung pada keluaran dari flip-flop pertama melalui Q', sementara flip-flop kedua menerima input dari output flip-flop pertama. Pola ini berlanjut pada flip-flop ketiga dan keempat, sehingga rangkaian ini beroperasi secara asynchronous.

Serial In / Serial Out (SISO)

  • Data dimasukkan secara berurutan (bit demi bit) ke dalam flip-flop pertama melalui terminal D.
  • Saat sinyal clock aktif (rising edge atau falling edge, tergantung pada konfigurasi), data yang ada pada input D akan dipindahkan ke flip-flop pertama, dan setiap clock berikutnya memindahkan data ke flip-flop berikutnya.
  • Data akan keluar dari flip-flop terakhir setelah empat siklus clock (untuk 4-bit register).

Paralel In / Serial Out (PISO)

  • Semua data (4-bit) dimasukkan secara paralel melalui input D masing-masing flip-flop.
  • Pada awalnya, data dari setiap switch (SW1, SW2, SW3, SW4) dimasukkan sekaligus ke setiap flip-flop menggunakan sinyal "load" (biasanya pada pin set atau clear).
  • Setelah data dimuat, sinyal clock mulai memindahkan data secara berurutan (bit demi bit) dari flip-flop pertama hingga terakhir.
  • Data keluar dari flip-flop terakhir secara serial.

Paralel In / Paralel Out (PIPO)

  • Data dimasukkan secara paralel ke semua flip-flop melalui input D.
  • Pada sinyal clock pertama, semua data yang dimasukkan ke flip-flop akan langsung tersedia di output masing-masing Q.
  • Tidak ada proses shifting seperti SISO atau PISO; data diambil secara bersamaan.



5. Video Rangkaian [Kembali]




6. Analisa [Kembali]
1. Analisa output yang dihasilkan tiap-tiap kondisi ! Apakah hasil yang didapatkan sudah sesuai dengan teori? Jelaskan ?
Jawab:
  • Setiap kondisi input memengaruhi output flip-flop berdasarkan sinyal clock yang diterima. Jika clock aktif (HIGH) dan input D diberikan, output flip-flop akan mengikuti input D, sesuai teori kerja flip-flop.
  • Apabila hasil yang didapatkan sesuai teori, output dari tiap flip-flop seharusnya menunjukkan pergeseran data secara berurutan, terutama pada rangkaian shift register.
  • Apakah hasil sesuai teori dapat diuji dengan memverifikasi urutan output pada flip-flop menggunakan LogicProbe.

    • 2.Analisalah pengaruh gerbang AND pada rangkaian jika inputan clock langsung dihubungkan ke flip-flop dan tidak menggunakan gerbang logika AND, kira-kira bagaimana outputnya? Apakah sama? Analisalah hal tersebut!
    Jawab:
  • Gerbang AND digunakan untuk memodifikasi atau mengontrol sinyal clock sebelum diberikan ke flip-flop, sehingga hanya kondisi tertentu yang memungkinkan clock diteruskan.
  • Jika clock langsung dihubungkan ke flip-flop tanpa melalui gerbang AND, semua flip-flop akan bekerja secara bersamaan dengan sinyal clock yang sama. Ini menyebabkan data tidak berpindah secara berurutan, sehingga fungsi shift register akan terganggu.
  • Gerbang AND memastikan operasi flip-flop terjadi secara berurutan sesuai desain rangkaian.
    •

    7. Link Download [Kembali]
    Rangkaian Proteus klik disini
    Video simulasi klik disini
    HTML klik disini
    Datasheet Switch klik disini 
    Datasheet AND klik disini
    Datasheet IC 7474 klik disini

    Tidak ada komentar:

    Posting Komentar

    Langganan: Postingan (Atom)