LAPORAN AKHIR
Modul 2: Percobaan 2
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74LS112 (JK filp flop)
2. Power DC
Gambar 4 Power DC
3. Switch (SW-SPDT)
Gambar 5 Switch
4. Logicprobe atau LED
 |
| Gambar 6 Logic Probe |
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan ini menggunakan IC 74LS112 yang merupakan jenis dari IC J-K Flip Flop.IC jenis ini digunakan sebab T flip-flop merupakan rangkaian flip-flop yang dibuat dengan J-K flip-flop yang kedua inputnya dihubungkan menjadi satu. Pada rangkaian, input berasal dari B0 yang dihubungkan ke kaki R, B1 yang dihubungkan ke kaki S, dan B2 yang dihubungkan ke kaki CLK, sementara outputnya dipresentasikan oleh Q dan Q'. Pada T flip-flop, jika input T-nya aktif dan dipengaruhi oleh CLK maka outputnya akan berubah, namun jika T-nya tidak aktif meskipun dipengaruhi oleh CLK maka outputnya tidak berubah.
Analisa pengaruh input terhadap output Q dan Q' !
Jawab :
Pada percobaan 2 T-Flip-Flop, menggunakan komponen JK Flip-Flop dengan pin J dan K disatukan yang berlogika 1, B0 ke pin Reset, B1 ke pin Set, dan B2 ke clock. Untuk kondisi 1 hingga 3, B2 dalam keadaan don't care dengan kondisi 1, B0 berlogika 0 dan B1 berlogika 1 yang menghasilkan output Q dan Q'berlogika 0 dan 1. Pada kondisi 2 dengan input B0 dan B1 diubah menghasilkan output Q dan Q' yang berubah pola menjadi logika 1 dan 0. Lalu pada kondisi 3 yang merupakan kondisi terbalik dengan B0 dan B1 berlogika 0 menghasilkan output Q dan Q' sama-sama berlogika 1.
Kondisi terakhir (4), input B2 dihubungkan ke clock dengan B0 dan B1 berlogika 1. Hal ini menyebabkan output Q dan Q' dalam keadaan toggle.
Download Video [disini]
Tidak ada komentar:
Posting Komentar